vestnovsuВестник Новгородского государственного университетаVestnik of Novgorod State University2076-8052Новгородский государственный университет имени Ярослава Мудрого10.34680/2076-8052.2024.3(137).391-402vestnovsu-343Research ArticleМИКРОЭЛЕКТРОНИКАMICROELECTRONICSОптимизация функциональной схемы передатчика/приемника по интерфейсу RS-232Optimization of the functional diagram of the transmitter / receiver via RS-232 interfacehttps://orcid.org/0009-0004-0470-2146РумянцевД. В.RumiantsevD. V.

Румянцев Денис Вячеславович – студент.

Великий Новгород

Veliky Novgorod

dan.rumiantsev@yandex.ruhttps://orcid.org/0000-0002-5122-2450ПетровМ. Н.PetrovM. N.

Петров Михаил Николаевич – кандидат технических наук, профессор, профессор.

Великий Новгород

Veliky Novgorod

Mikhail.Petrov@novsu.ruНовгородский государственный университет имени Ярослава МудрогоРоссияYaroslav-the-Wise Novgorod State UniversityRussian Federation20241303202503(137)391402Copyright © Румянцев Д.В., Петров М.Н., 20252025Румянцев Д.В., Петров М.Н.Rumiantsev D.V., Petrov M.N.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://vestnovsu.elpub.ru/jour/article/view/343

В статье раскрываются методы по улучшению качества связи информационного взаимодействия между устройствами через интерфейс передачи данных RS-232, путем добавления логики HDL, с использованием языка описания оборудования System Verilog. Подробно описан сам последовательный интерфейс, принцип его работы, структура посылки данных, способы подключения с указанием назначения выводов сигнала, пример передачи сообщения с использованием указанного интерфейса в графическом представлении. Приводится результат тестирования доработанной версии приемника, в среде ModelSim, с использованием метода множественной выборки для захвата данных с линии передачи, проверки ложного сигнала, информирующего о начале передачи посылки, поскольку передача в интерфейсе RS-232 осуществляется без синхронизирующего тактирования. Экспериментально было выявлено в каком промежутке времени установления уровня сигнала лучше всего захватывать данные. Приведена доработка модулей приемника и передатчика, путем добавления переменной сброса, которая играет роль счетчика цикла работы приема/отправления сообщения. Также объясняется почему скорость передачи 115200 бит в секунду пользуется популярностью среди выпускаемого промышленного и лабораторного оборудования. Расписан метод получения значения делителя, чтобы установить специализированную скорость передачи информации по последовательному интерфейсу, и настройка микросхемы UART с использованием конфигурационных регистров.

The article discusses methods for improving the quality of communication in information interaction between devices through the RS-232 data transmission interface by adding HDL logic using the System Verilog hardware description language. The serial interface itself is described in detail, including its operating principle, data packet structure, connection methods with pinout assignments, and an example of message transmission using the specified interface in graphical representation. The results of testing the modified receiver version in the ModelSim environment are presented, using a multiple sampling method to capture data from the transmission line and check for false signals indicating the start of packet transmission, since transmission in the RS-232 interface is performed without synchronized clocking. Experimentally, the optimal time interval for capturing data during signal level establishment was identified. The article also details the modifications made to the receiver and transmitter modules by adding a reset variable that acts as a cycle counter for the receive/send message operation. Additionally, it explains why a transmission speed of 115200 bits per second is popular among industrial and laboratory equipment. The method for obtaining the divider value to set a specialized data transmission speed via the serial interface is described, along with the configuration of the UART chip using configuration registers.

HDLRS-232приемник и передатчикулучшение качества связиинформационное взаимодействиеHDLRS-232receiver and transmittercommunication quality improvementinformation interactionReferencesРонжин И. В., Макарова А. В. Реализация универсального асинхронного приемопередатчика на кристалле программируемой логической интегральной схемы // Политехнический молодежный журнал. 2018. 4. 1-7. DOI: 10.18698/2541-8009-2018-04-295Ronzhin I. V., Makarova A. V. Realizatsiya universal'nogo asinkhronnogo priyemoperedatchika na kristalle programmiruyemoy logicheskoy integral'noy skhemy [Implementation of a universal asynchronous receiver-transmitter on a programmable logic integrated circuit chip] // Politechnical student journal. 2018. 4. 1-7.Иванов Ю. И., Югай В. Я. Интерфейсы средств автоматизации: учебное пособие. Таганрог: Изд-во ТРТУ, 2005. 252 c.Ivanov Yu. I., Yugay V. Ya. Interfeysy sredstv avtomatizatsii: uchebnoye posobiye [Interfaces of automation equipment: tutorial]. Taganrog: Publishing house of TRTU, 2005. 252 p.Магда Ю. С. Компьютер в домашней лаборатории: практическое руководство. Москва: ДМК Пресс, 2008. 200 с.Magda Yu. S. Komp'yuter v domashney laboratorii: prakticheskoye rukovodstvo [Computer in the home laboratory: practical guide]. Moscow: DMK Press, 2008. 200 p.Магда Ю. С. Программирование последовательных интерфейсов. Санкт-Петербург: БХВ-Петербург, 2009. 304 с.Magda Yu. S. Programmirovaniye posledovatel'nykh interfeysov [Programming of serial interfaces]. Saint-Petersburg: BHV-Petersburg, 2009. 304 p.Барабанов А. В. Проектирование цифровых устройств на языках VHDL и Verilog: учебное пособие. Воронеж: Воронежский государственный технический университет, 2015. 167 с.Barabanov A. V. Proyektirovaniye tsifrovykh ustroystv na yazykakh VHDL i Verilog: uchebnoye posobiye [Design of digital devices in VHDL and Verilog languages: tutorial]. Voronezh: Voronezh State Technical University, 2015. 167 p.Гребенников А. HDL-реализация асинхронного приёмопередатчика // Современная электроника. 2011. 4. 70-73.Grebennikov A. HDL-realizatsiya asinkhronnogo priyomoperedatchika [HDL implementation of an asynchronous receiver-transmitter] // Sovremennaya elektronika. 2011. 4. 70-73.

The authors declare that there are no conflicts of interest present.